本公開內(nèi)容的實(shí)施例大體上涉及一種用于形成半導(dǎo)體器件的方法。更特別地，本申請涉及用于形成水平全環(huán)繞柵極(horizontal?gate-all-around；hgaa)器件結(jié)構(gòu)的外延沉積方法。相關(guān)技術(shù)的描述電子工業(yè)正經(jīng)歷著對更小和更快的電子器件的不斷增長的需求，這些電子器件同時(shí)能夠支持更多日益復(fù)雜和精密的功能。因此，半導(dǎo)體工業(yè)中存在制造低成本、高效能和低功耗集成電路(integrated?circuit；ic)的持續(xù)趨勢。這些目標(biāo)在很大程度上是通過縮小半導(dǎo)體ic尺寸(例如，最小特征尺寸)從而提高生產(chǎn)效率和降低相關(guān)成本來實(shí)現(xiàn)的。然而，這種小型化給半導(dǎo)體制造工藝帶來了更大的復(fù)雜性。因此，實(shí)現(xiàn)半導(dǎo)體ic和器件的持續(xù)進(jìn)步需要半導(dǎo)體制造工藝和技術(shù)的類似進(jìn)步。最近，引入了多柵極器件，以通過增加?xùn)艠O-溝道耦接、減少截止?fàn)顟B(tài)電流和減少短溝道效應(yīng)(short-channel?effect；sce)來改善柵極控制。一種此類多柵極器件是全環(huán)繞柵極晶體管(gaa)。在gaa器件中，溝道區(qū)的所有側(cè)表面都被柵極電極包圍，這允許溝道區(qū)中更充分的耗盡，并且由于更陡的亞閾值電流擺動(dòng)和更小的漏極引發(fā)能帶降低(draininduced?barrier?lowering；dibl)而導(dǎo)致更小的短溝道效應(yīng)。隨著晶體管尺寸縮小到更小的技術(shù)節(jié)點(diǎn)，需要進(jìn)一步改進(jìn)gaa的設(shè)計(jì)和制造。
背景技術(shù)：
0、背景
技術(shù)實(shí)現(xiàn)思路
1、本公開內(nèi)容的實(shí)施例大體上涉及一種用于形成半導(dǎo)體器件的方法。更特別地，本申請涉及用于形成水平全環(huán)繞柵極(hgaa)器件結(jié)構(gòu)的外延沉積方法。
2、在至少一個(gè)方面中，提供了一種形成半導(dǎo)體器件的方法。該方法包括將基板定位到處理腔室中，該基板具有暴露的非結(jié)晶表面和暴露的結(jié)晶表面。該方法進(jìn)一步包括將處理腔室加熱到用于沉積的溫度。該方法進(jìn)一步包括將預(yù)處理氣體注入到處理腔室中。預(yù)處理氣體包括被配置成降低暴露的非結(jié)晶表面和暴露的結(jié)晶表面之間的界面能的分子。該方法進(jìn)一步包括向處理腔室中注入沉積氣體，以在暴露的結(jié)晶表面上選擇性地生長n型摻雜外延硅層。
3、實(shí)施例可以包括以下一者或多者。該分子是v族氯化物。該分子選自由pcl3、ascl3和sbcl3組成的組。注入預(yù)處理氣體和注入沉積氣體至少部分重疊。在注入沉積氣體之前完成注入預(yù)處理氣體。注入預(yù)處理氣體和注入沉積氣體按順序重復(fù)多次。該方法進(jìn)一步包括將基板暴露于干式蝕刻劑以從基板表面移除污染物。暴露的非結(jié)晶表面包括氧化硅、氮化硅、碳氮化硅、氧碳化硅、碳氮氧化硅或以上項(xiàng)的組合。干式蝕刻包括將基板暴露于h2、nf3、nh3和等離子體副產(chǎn)物。多個(gè)暴露的硅層具有<110>結(jié)構(gòu)。沉積溫度為400攝氏度或更高。在約1托至約760托范圍內(nèi)的壓力下進(jìn)行注入預(yù)處理氣體。
4、在另一方面中，提供了一種形成半導(dǎo)體器件的方法。該方法包括將基板定位到處理腔室中。該基板具有在其上形成的多材料層，該多材料層包括在多個(gè)si1-xgex層上的多個(gè)暴露的介電表面和多個(gè)暴露的硅層。該方法進(jìn)一步包括將處理腔室加熱到用于沉積的溫度。該方法進(jìn)一步包括將預(yù)處理氣體注入到處理腔室中，其中預(yù)處理氣體包括分子，該分子被配置成降低多個(gè)暴露的介電表面和多個(gè)暴露的硅層之間的界面能。該方法進(jìn)一步包括向處理腔室中注入沉積氣體，以在暴露的硅層上選擇性地生長n型摻雜外延硅層。
5、實(shí)施例可以包括以下一者或多者。暴露的介電表面包括氧化硅、氮化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或以上項(xiàng)的組合。該分子是v族氯化物。該分子選自由pcl3、ascl3和sbcl3組成的組。注入預(yù)處理氣體和注入沉積氣體至少部分重疊。
6、在又一方面中，提供了一種形成半導(dǎo)體器件的方法。該方法包括將基板定位到清潔腔室中，基板上形成多材料層，多材料層包括安置在多個(gè)si1-xgex層的外表面上的多個(gè)介電表面和多個(gè)硅層，多個(gè)si1-xgex層與多個(gè)硅層交替布置。該方法進(jìn)一步包括將基板暴露于干式蝕刻劑以從基板表面移除污染物。該方法進(jìn)一步包括將基板定位到處理腔室中。該方法進(jìn)一步包括將處理腔室加熱到用于沉積的溫度。該方法進(jìn)一步包括將預(yù)處理氣體注入到處理腔室中，其中預(yù)處理氣體包括被配置成降低介電表面和硅表面之間的界面能的分子。該方法進(jìn)一步包括向處理腔室中注入沉積氣體，以在暴露的硅表面上選擇性地生長n型摻雜外延硅層。
7、實(shí)施例可以包括以下一者或多者。該分子是v族氯化物。注入預(yù)處理氣體和注入沉積氣體按順序重復(fù)多次。暴露的介電表面包括氧化硅、氮化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或以上項(xiàng)的組合。
8、在另一方面中，非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)具有存儲于其上的指令，當(dāng)由處理器執(zhí)行時(shí)，指令將工藝執(zhí)行上述設(shè)備和/或方法的操作。
1.一種形成半導(dǎo)體器件的方法，所述方法包括：
2.如權(quán)利要求1所述的方法，其中所述分子是v族氯化物。
3.如權(quán)利要求2所述的方法，其中所述分子選自由pcl3、ascl3和sbcl3組成的組。
4.如權(quán)利要求1所述的方法，其中所述注入預(yù)處理氣體和所述注入沉積氣體至少部分重疊。
5.如權(quán)利要求1所述的方法，其中在所述注入沉積氣體之前完成所述注入預(yù)處理氣體。
6.如權(quán)利要求1所述的方法，其中所述注入預(yù)處理氣體和所述注入沉積氣體按順序重復(fù)多次。
7.如權(quán)利要求1所述的方法，所述方法進(jìn)一步包括：將所述基板暴露于干式蝕刻劑以從所述基板的表面移除污染物。
8.如權(quán)利要求1所述的方法，其中所述暴露的非結(jié)晶表面包括氧化硅、氮化硅、碳氮化硅、碳氧化硅、碳氮化硅或以上項(xiàng)的組合。
9.如權(quán)利要求1所述的方法，其中所述干式蝕刻包括：將所述基板暴露于h2、nf3、nh3和等離子體副產(chǎn)物。
10.如權(quán)利要求1所述的方法，其中所述多個(gè)暴露的硅層具有<110>結(jié)構(gòu)。
11.如權(quán)利要求1所述的方法，其中用于沉積的所述溫度為400攝氏度或更高。
12.如權(quán)利要求1所述的方法，其中在約1托至約760托的范圍內(nèi)的壓力下進(jìn)行所述注入預(yù)處理氣體。
13.一種形成半導(dǎo)體器件的方法，所述方法包括：
14.如權(quán)利要求13所述的方法，其中所述暴露的介電表面包括sicynz，其中y大于或等于零且z大于零。
15.如權(quán)利要求13所述的方法，其中所述分子是v族氯化物。
16.如權(quán)利要求15所述的方法，其中所述分子選自由pcl3、ascl3和sbcl3組成的組。
17.一種形成半導(dǎo)體器件的方法，所述方法包括：
18.如權(quán)利要求17所述的方法，其中所述分子是v族氯化物。
19.如權(quán)利要求17所述的方法，其中所述注入預(yù)處理氣體和所述注入沉積氣體按順序重復(fù)多次。
20.如權(quán)利要求17所述的方法，其中所述暴露的介電表面包括氧化硅、氮化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或以上項(xiàng)的組合。