本公開(kāi)涉及基于晶體管的開(kāi)關(guān)。具體而言，本公開(kāi)的示例涉及開(kāi)關(guān)電路、衰減電路、接收機(jī)、基站和移動(dòng)設(shè)備。
背景技術(shù)：
1、在現(xiàn)代高速和multi-gigabit無(wú)線通信系統(tǒng)和應(yīng)用(例如，5g或6g)中，對(duì)操作在高頻并且有能力均勻地控制信號(hào)強(qiáng)度和相位，實(shí)現(xiàn)自動(dòng)增益控制功能的集成電路的興趣和需求日益增長(zhǎng)。
2、例如，因?yàn)閾頂D區(qū)域中的高功率阻塞或過(guò)載狀況，5g基站接收到的信號(hào)擺動(dòng)可能顯著超過(guò)供給電壓和地電壓。這種狀況在產(chǎn)品生命周期期間可能發(fā)生若干次?；镜纳漕l(rf)收發(fā)機(jī)必須在不損壞的情況下容忍那些持續(xù)時(shí)間未知(僅概率性)的瞬態(tài)事件。
3、期望增益控制電路(例如，帶有功率處理能力的數(shù)字步進(jìn)衰減器(dsa))與所有rf塊共同集成到單個(gè)收發(fā)機(jī)芯片中。對(duì)于dsa而言，低功耗是目標(biāo)，因?yàn)橄到y(tǒng)由集成有相應(yīng)天線元件的許多發(fā)送/接收鏈(包括發(fā)射機(jī)和接收機(jī)系統(tǒng)的自動(dòng)增益控制)組成。
4、當(dāng)過(guò)壓和欠壓容差顯著超過(guò)設(shè)備的安全操作區(qū)域的技術(shù)限制時(shí)，在前沿技術(shù)中設(shè)計(jì)帶有嵌入式dsa的rf收發(fā)機(jī)設(shè)計(jì)變得非常有挑戰(zhàn)性。由于晶體管柵極氧化物縮減隨著半導(dǎo)體技術(shù)節(jié)點(diǎn)的推進(jìn)而降低，因此半導(dǎo)體芯片的器件擊穿電壓和隨之而來(lái)的rf?i/o焊盤的過(guò)壓容差正變得越來(lái)越成問(wèn)題?，F(xiàn)代半導(dǎo)體技術(shù)節(jié)點(diǎn)中的器件對(duì)電壓應(yīng)力(典型地<1v)非常敏感，影響是，如果器件暴露于過(guò)度的過(guò)壓/欠壓，則有嚴(yán)重的可靠性問(wèn)題。這導(dǎo)致在生命周期上性能降級(jí)，或者在最壞情形下，導(dǎo)致早期現(xiàn)場(chǎng)故障而退貨。
5、因此，可能存在對(duì)克服上述限制的需求。
技術(shù)實(shí)現(xiàn)思路
1.一種開(kāi)關(guān)電路，包括：
2.如權(quán)利要求1所述的開(kāi)關(guān)電路，其中，所述第一堆疊中的第一晶體管和第二晶體管以及所述第二堆疊中的第三晶體管和第四晶體管為第一導(dǎo)電類型，并且
3.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，所述第一堆疊中的第一晶體管的漏極耦合到所述第一節(jié)點(diǎn)，
4.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，將所述第一堆疊中的第一晶體管和所述第二堆疊中的第二晶體管耦合的第一導(dǎo)電跡線與將所述第二堆疊中的第一晶體管和所述第一堆疊中的第二晶體管耦合的第二導(dǎo)電跡線交叉。
5.如權(quán)利要求4所述的開(kāi)關(guān)電路，其中，將所述第一堆疊中的第四晶體管和所述第二堆疊中的第三晶體管耦合的第三導(dǎo)電跡線與將所述第二堆疊中的第四晶體管和所述第一堆疊中的第三晶體管耦合的第四導(dǎo)電跡線交叉。
6.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，所述第一堆疊和所述第二堆疊被布置為在橫方向上彼此偏移。
7.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，相應(yīng)電壓鉗位耦合在所述第一堆疊和所述第二堆疊中的第一晶體管的源極、所述第一堆疊和所述第二堆疊中的第二晶體管的漏極、所述第一堆疊和所述第二堆疊中的第三晶體管的漏極以及所述第一堆疊和所述第二堆疊中的第四晶體管的源極之間。
8.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，還包括：
9.如權(quán)利要求8所述的開(kāi)關(guān)電路，其中，為了將所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)在電氣上耦合，所述控制電路被配置為：
10.如權(quán)利要求8所述的開(kāi)關(guān)電路，其中，為了將所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)在電氣上解耦合，所述控制電路被配置為：
11.如權(quán)利要求8所述的開(kāi)關(guān)電路，其中，相應(yīng)電阻器耦合在所述第一堆疊和所述第二堆疊中的晶體管的相應(yīng)柵極與所述控制電路之間。
12.如權(quán)利要求8所述的開(kāi)關(guān)電路，其中，所述控制電路包括：
13.如權(quán)利要求12所述的開(kāi)關(guān)電路，其中，所述多個(gè)電壓緩沖器和所述多個(gè)反相電壓緩沖器被配置為：
14.如權(quán)利要求8所述的開(kāi)關(guān)電路，還包括：
15.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，相應(yīng)電容器耦合在所述第一堆疊和所述第二堆疊中的晶體管的相應(yīng)柵極與相應(yīng)源極之間。
16.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，相應(yīng)電容器耦合在所述第一堆疊和所述第二堆疊中的晶體管的相應(yīng)柵極與相應(yīng)漏極之間。
17.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，還包括：
18.如權(quán)利要求1或2所述的開(kāi)關(guān)電路，其中，所述第一堆疊和所述第二堆疊中的晶體管是具有納米片的全柵環(huán)繞場(chǎng)效應(yīng)晶體管gaafet或具有納米片的互補(bǔ)場(chǎng)效應(yīng)晶體管cfet。
19.一種衰減電路，包括：
20.如權(quán)利要求19所述的衰減電路，其中，所述至少一個(gè)分流路徑中的所述至少一個(gè)相應(yīng)開(kāi)關(guān)電路被配置為：
21.一種接收機(jī)，包括：
22.如權(quán)利要求21所述的接收機(jī)，其中，所述第一輸入信號(hào)和所述第二輸入信號(hào)是射頻信號(hào)。
23.如權(quán)利要求21所述的接收機(jī)，其中，所述負(fù)載是模數(shù)轉(zhuǎn)換器的一個(gè)或多個(gè)輸入緩沖器。
24.一種基站，包括：
25.一種移動(dòng)設(shè)備，包括：