本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種基于比較器的cmos振蕩器.
背景技術(shù)：
1、振蕩器作為開(kāi)關(guān)電源不可或缺的模塊，設(shè)計(jì)要求是低成本、高效、寬溫度范圍，較強(qiáng)的工藝和電源偏差容忍度.cmos振蕩器相比晶體和陶瓷諧振器，體積小，集成度高，對(duì)振動(dòng)、沖擊、電磁干擾emi不敏感.在現(xiàn)有多數(shù)應(yīng)用場(chǎng)景當(dāng)中，要求振蕩器的頻率和占空比穩(wěn)定，為其他模塊提供時(shí)鐘信號(hào).
技術(shù)實(shí)現(xiàn)思路
1、本發(fā)明提出了一種基于比較器的cmos振蕩器，該電路能夠在系統(tǒng)中提供一個(gè)振蕩頻率和占空比固定的方波信號(hào)，且頻率和占空比易于設(shè)計(jì)，具有高精度，高靈活性.
2、本發(fā)明提供了一種基于比較器的cmos振蕩器，包括第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第六n型晶體管、第七n型晶體管、第八n型晶體管、第一p型晶體管、第二p型晶體管、第三p型晶體管、第四p型晶體管、第五p型晶體管、第六p型晶體管、第七p型晶體管、第八p型晶體管、第九p型晶體管、第十p型晶體管、第十一p型晶體管、第一反相器、第二反相器、第三反相器、第四反相器、第一充放電電容、第二充放電電容、第一電阻.該電路結(jié)構(gòu)輸出的振蕩信號(hào)占空比易于設(shè)計(jì)，能滿足實(shí)際電路應(yīng)用的需求.
3、在一種示例性的實(shí)施例中，所述基于比較器的cmos振蕩器，包括第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第六n型晶體管、第七n型晶體管、第八n型晶體管、第一p型晶體管、第二p型晶體管、第三p型晶體管、第四p型晶體管、第五p型晶體管、第六p型晶體管、第七p型晶體管、第八p型晶體管、第九p型晶體管、第十p型晶體管、第十一p型晶體管、第一反相器、第二反相器、第三反相器、第四反相器、第一充放電電容、第二充放電電容、第一電阻；所述第一充放電電容與所述第一n型晶體管漏極、所述第二p型晶體管柵極、所述第十一p型晶體管漏極相接，所述第一電容另一端與所述第一n型晶體管源極、所述第二n型晶體管源極、所述第三n型晶體管源極、所述第六n型晶體管源極、所述第七n型晶體管源極、所述第八n型晶體管源極均接地；所述第一p型晶體管源極與所述第四p型晶體管源極、所述第七p型晶體管源極、所述第八p型晶體管源極、所述第九p型晶體管源極、所述第十p型晶體管源極、所述第十一p型晶體管源極均接電源，所述第十一p型晶體管柵極接外部偏置電壓，所述第三p型晶體管柵極接外部電壓信號(hào)，所述第一p型晶體管柵極與所述第四p型晶體管柵極、所述第七p型晶體管柵極、所述第八p型晶體管柵極、所述第九p型晶體管柵極相連，所述第一p型晶體管漏極與所述第二p型晶體管源極、所述第三p型晶體管源極相連，所述第二p型晶體管漏極與所述第二n型晶體管柵極、所述第二n型晶體管漏極、所述第五p型晶體管柵極相連，所述第三p型晶體管漏極與所述第三n型晶體管漏極、所述第三n型晶體管柵極、所述第六p型晶體管柵極相連；所述第四p型晶體管漏極與所述第五p型晶體管源極、所述第六p型晶體管源極相連，所述第五p型晶體管漏極與所述第七n型晶體管柵極、所述第七n型晶體管漏極、所述第五n型晶體管源極相連，所述第六p型晶體管漏極與所述第四n型晶體管源極、所述第六n型晶體管漏極、所述第六n型晶體管柵極相連，所述第四n型晶體管柵極與所述第四n型晶體管漏極、所述第五n型晶體管柵極、所述第七p型晶體管漏極相連，所述第五n型晶體管漏極與所述第八p型晶體管漏極、所述第八n型晶體管柵極相連，所述第九p型晶體管漏極與所述第八n型晶體管漏極、所述第二充放電電容一端、所述第一反相器輸入端、所述第一電阻一端相連，所述第一反相器輸出端與所述第二反相器輸入端相連，所述第二反相器輸出端與所述第二充放電電容另一端、所述第三反相器輸入端相連，所述第三反相器輸出端與所述第一n型晶體管柵極、所述第四反相器輸入端相連，所述第一電阻另一端與所述第十p型晶體管漏極相連，所述第四反相器輸出端與所述第十p型晶體管柵極相連并輸出振蕩信號(hào).
4、本發(fā)明包括以下特征和優(yōu)點(diǎn)：
5、本發(fā)明提供的一種基于比較器的cmos振蕩器，該振蕩器能夠在系統(tǒng)中提供一個(gè)振蕩頻率和占空比固定的方波信號(hào)，且頻率和占空比易于設(shè)計(jì).
6、該振蕩器輸出振蕩信號(hào)的低電平時(shí)間和頻率可由所述第二充放電電容控制，且當(dāng)所述第二充放電電容容值越大，低電平時(shí)間越長(zhǎng)，周期越長(zhǎng)，頻率越低。
7、該cmos振蕩器的所述第一充放電電容充的大小影響第一級(jí)比較器輸入信號(hào)的上升時(shí)間.
8、當(dāng)然，應(yīng)用本發(fā)明的任一電路并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn).本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，本申請(qǐng)的其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書(shū)中所描述的方案來(lái)實(shí)現(xiàn)和獲得。
1.一種基于比較器的cmos振蕩器，其特征在于，包括第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第六n型晶體管、第七n型晶體管、第八n型晶體管、第一p型晶體管、第二p型晶體管、第三p型晶體管、第四p型晶體管、第五p型晶體管、第六p型晶體管、第七p型晶體管、第八p型晶體管、第九p型晶體管、第十p型晶體管、第十一p型晶體管、第一反相器、第二反相器、第三反相器、第四反相器、第一充放電電容、第二充放電電容、第一電阻。
2.根據(jù)權(quán)利要求一所述的一種基于比較器的cmos振蕩器，其特征在于，所述第一充放電電容與所述第一n型晶體管漏極、所述第二p型晶體管柵極、所述第十一p型晶體管漏極相接，所述第一電容另一端與所述第一n型晶體管源極、所述第二n型晶體管源極、所述第三n型晶體管源極、所述第六n型晶體管源極、所述第七n型晶體管源極、所述第八n型晶體管源極均接地，所述第十一p型晶體管柵極接外部偏置電壓；
3.根據(jù)權(quán)利要求一所述的一種基于比較器的cmos振蕩器，其特征在于，由所述第十p型晶體管、所述第一電阻、所述第二充放電電容、所述第一反相器、所述第二反相器調(diào)節(jié)輸出振蕩信號(hào)的低電平時(shí)間。