本發(fā)明屬于異步電路，具體涉及一種面積優(yōu)化的di電路異步串行寄存器組、芯片及電子設備。
背景技術：
1、隨著時鐘頻率提升和芯片尺寸縮小，時鐘偏移問題日益嚴重。異步無時鐘電路因其低功耗、低噪聲和低電磁干擾的優(yōu)勢，逐漸在復雜電路中得到應用，特別是在片上系統（soc）中，能有效減少模擬與數字電路之間的串擾，支持多速率電路集成，并有助于組件重用。
2、在高溫應用領域，如汽車、航空航天、石油勘探和電力電子，時鐘和電路的可靠性面臨嚴峻挑戰(zhàn)，這些行業(yè)對集成電路的高溫穩(wěn)定性要求提高。第三代半導體材料（如氮化鎵和碳化硅）作為硅材料的替代品，具有更高的熱穩(wěn)定性、電流承載能力和擊穿電壓，在高溫、高壓和高頻條件下表現出色，因此在電力電子、汽車電子、航空航天等領域具有廣闊應用前景，但第三代半導體器件在進行電路設計時不能有效計算電路延遲。而異步電路中的延遲不敏感（di）電路具有先天優(yōu)勢，其不需對電路做延遲估計，在門和導線存在任意延遲的情況下也能正常工作。早在1994年，延遲不敏感電路就已被應用于第三代半導體nmos數字電路的設計中；到2016年，第三代半導體在實現cmos數字電路時，同樣采用延遲不敏感電路設計。
3、異步電路中，c-element（c單元）和di-latch（雙沿鎖存器）是延遲不敏感電路的重要元素。延遲不敏感電路的功能塊用來實現組合邏輯，使用雙軌歸零邏輯設計。延遲不敏感電路設計的基本組件包括join組件、fork組件、merge組件、mux組件和demux組件，其中，join組件和fork組件是并行計算的核心，merge組件、mux組件和demux組件則側重數據流控制，這些組件通常在延遲不敏感電路設計中組合使用。
4、當前延遲不敏感電路在設計寄存器組時采用并行寄存器組設計。現有的并行寄存器組設計寄存器單元時需要維持數據環(huán)路，需要至少三個di鎖存器組成環(huán)路避免發(fā)生死鎖，因此一個寄存器單元的實現需要三個di-latch，一個demux組件和一個mux組件完成，寄存器單元的面積較大。并行寄存器組由于讀寫信號獨立輸入，交錯出現，因此需要為每一個寄存器單元配備一個merge組件，而且對每個寄存器單元進行選擇性訪問時，需要在所有寄存器單元外圍配備大規(guī)模的demux組件和mux組件。外圍demux組件和mux組件的規(guī)模和面積隨著寄存器個數和位數增加，寄存器個數和位數比較大時所需的demux組件和mux組件的尺寸和面積將會變得很大，從而導致寄存器組整體面積增大，而晶體管數量龐大的寄存器組在面向第三代半導體電路設計時需要耗費巨大的成本。
技術實現思路
1、針對上述背景技術中存在的問題，本發(fā)明的目的是提供一種面積優(yōu)化的di電路異步串行寄存器組、芯片及電子設備。
2、為了實現上述目的，本發(fā)明采用如下技術方案：
3、一種面積優(yōu)化的di電路異步串行寄存器組，包括多個di-latch、一個mux組件、兩個demux組件和一個fork組件；每個存儲data的di-latch前連接一個存儲null的di-latch，分別存儲data和null的兩個di-latch作為一個寄存器單元，所有寄存器單元串聯組成寄存器單元串；所述寄存器單元串的前端連接一個與寄存器寬度相同的mux組件，寄存器單元串的后端設有與寄存器寬度相同的兩個demux組件和一個fork組件，fork組件連接于兩個demux組件之間，fork組件前端的demux組件與寄存器單元串的后端連接；所述mux組件用于控制數據輸入或數據輪轉，fork組件前端的demux組件用于控制廢棄數據進入sink或數據輪轉，后端的demux組件用于控制輪轉過程中輸出正確的寄存器單元，fork組件用于生成輪轉通路和輸出通路的數據，寄存器單元串通過輪轉通路形成一個寄存器單元環(huán)路。
4、進一步的，所述fork組件前方增設一個di-latch，避免輪轉過程中產生死鎖。
5、本發(fā)明進一步提供了一種芯片，包括面積優(yōu)化的di電路異步串行寄存器組、控制器和運算器。
6、本發(fā)明進一步提供了電子設備，包括所述芯片。
7、相比于現有技術的缺點和不足，本發(fā)明具有以下有益效果：
8、1.本發(fā)明提出的面積優(yōu)化的di電路異步串行寄存器組，相較于現有的并行寄存器組，在寄存器單元上僅需兩個di-latch即可，并且寄存器單元外圍無需大規(guī)模的demux組件和mux組件也可實現選擇性訪問，有效減少了寄存器組設計的面積；
9、2.?本發(fā)明的串行寄存器組設計的面積相較于現有的并行寄存器組設計，在fpga上實現面積減少了72%，在umc110工藝下實現面積減少了70%。
1.面積優(yōu)化的di電路異步串行寄存器組，其特征在于，包括多個di-latch、一個mux組件、兩個demux組件和一個fork組件；每個存儲data的di-latch前連接一個存儲null的di-latch，分別存儲data和null的兩個di-latch作為一個寄存器單元，所有寄存器單元串聯組成寄存器單元串；所述寄存器單元串的前端連接一個與寄存器寬度相同的mux組件，寄存器單元串的后端設有與寄存器寬度相同的兩個demux組件和一個fork組件，fork組件連接于兩個demux組件之間，fork組件前端的demux組件與寄存器單元串的后端連接；所述mux組件用于控制數據輸入或數據輪轉，fork組件前端的demux組件用于控制廢棄數據進入sink或數據輪轉，后端的demux組件用于控制輪轉過程中輸出正確的寄存器單元，fork組件用于生成輪轉通路和輸出通路的數據，寄存器單元串通過輪轉通路形成一個寄存器單元環(huán)路。
2.如權利要求1所述的面積優(yōu)化的di電路異步串行寄存器組，其特征在于，所述fork組件前方增設一個di-latch。
3.一種芯片，其特征在于，包括權利要求1或2所述的面積優(yōu)化的di電路異步串行寄存器組、以及控制器和運算器。
4.一種電子設備，其特征在于，包括權利要求3所述的芯片。