本發(fā)明實(shí)施例涉及半導(dǎo)體器件、鰭式場(chǎng)效晶體管器件及其形成方法。

背景技術(shù)：

半導(dǎo)體集成電路(integratedcircuit，ic)產(chǎn)業(yè)經(jīng)歷了快速的成長(zhǎng)。在ic材料和設(shè)計(jì)技術(shù)方面的技術(shù)精進(jìn)使ic有世代的演進(jìn)，相較于前一世代，下一世代的ic體積更小且電路更為復(fù)雜。在集成電路進(jìn)化的過程中，功能密度(亦即，每芯片面積的互連器件的數(shù)量)不斷地增加，而幾何尺寸(即，可使用制造過程所產(chǎn)生的最小組件或線)不斷地縮小。這樣的按比例縮小工藝通常通過提高生產(chǎn)效率以及降低相關(guān)成本來提供益處。

這種按比例縮小增加了處理和制造ic的復(fù)雜性，并且為了實(shí)現(xiàn)這些進(jìn)步，需要ic處理和制造中的類似發(fā)展。舉例來說，引進(jìn)例如鰭式場(chǎng)效晶體管(fin-typefield-effecttransistor，finfet)的三維晶體管來替換平面晶體管。盡管現(xiàn)有的鰭式場(chǎng)效晶體管器件及其形成方法對(duì)于它們的預(yù)期目的通常已經(jīng)足夠，然而它們不是在所有方面都令人完全滿意。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一些實(shí)施例，一種半導(dǎo)體器件包括襯底、第一柵堆疊、第一介電層、遮蔽層及連接件。所述第一柵堆疊位于襯底之上。所述第一介電層位于所述第一柵堆疊側(cè)邊，其中所述第一柵堆疊的頂表面低于所述第一介電層的頂表面，從而在所述第一柵堆疊上方提供第一凹陷。所述遮蔽層位于所述第一凹陷的表面上且延伸至所述第一介電層的所述頂表面上。所述連接件穿過所述遮蔽層并電連接至所述第一柵堆疊。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明實(shí)施例的各個(gè)方面。請(qǐng)注意，根據(jù)產(chǎn)業(yè)中的標(biāo)準(zhǔn)實(shí)務(wù)，各種特征未按比例繪制。實(shí)際上，為了清楚地討論，各種特征的關(guān)鍵尺寸(criticaldimension)可以任意地增大或減小。

圖1a至圖1f是根據(jù)一些實(shí)施例的形成鰭式場(chǎng)效晶體管器件的方法的橫截面示意圖。

圖2是根據(jù)一些實(shí)施例的鰭式場(chǎng)效晶體管器件的橫截面示意圖。

圖3是根據(jù)一些實(shí)施例的形成鰭式場(chǎng)效晶體管器件的方法的流程圖。

圖4至圖5是根據(jù)替代實(shí)施例的半導(dǎo)體器件的橫截面示意圖。

具體實(shí)施方式

以下公開內(nèi)容提供用于實(shí)作所提供主題的不同特征的許多不同的實(shí)施例或?qū)嵗?。以下闡述構(gòu)件及排列的具體實(shí)例以簡(jiǎn)化本公開內(nèi)容。當(dāng)然，這些僅為實(shí)例且不旨在進(jìn)行限制。舉例來說，以下說明中將第二特征形成于第一特征“之上”或第一特征“上”可包括其中第二特征及第一特征被形成為直接接觸的實(shí)施例，且也可包括其中第二特征與第一特征之間可形成有附加特征、進(jìn)而使得所述第二特征與所述第一特征可能不直接接觸的實(shí)施例。另外，本公開內(nèi)容可能在各種實(shí)例中重復(fù)參考編號(hào)及/或字母。這種重復(fù)是出于簡(jiǎn)潔及清晰的目的，而不是自身表示所論述的各種實(shí)施例及/或配置之間的關(guān)系。

此外，為易于說明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“位于…上(on)”、“位于…之上(over)”、“上覆的(overlying)”、“上方(above)”、“上部的(upper)”等空間相對(duì)性用語(yǔ)來闡述圖中所示的一個(gè)構(gòu)件或特征與另一(其他)構(gòu)件或特征的關(guān)系。所述空間相對(duì)性用語(yǔ)旨在除圖中所繪示的定向外還囊括器件在使用或操作中的不同定向。設(shè)備可具有其他定向(旋轉(zhuǎn)90度或處于其他定向)，且本文中所用的空間相對(duì)性描述語(yǔ)可同樣相應(yīng)地進(jìn)行解釋。

圖1a至圖1f是根據(jù)一些實(shí)施例的形成鰭式場(chǎng)效晶體管器件的方法的橫截面示意圖。

參照?qǐng)D1a，提供具有一或多個(gè)鰭102的襯底100。在一些實(shí)施例中，襯底100包括含硅的襯底、絕緣體上硅(silicon-on-insulator，soi)襯底、或由其他合適的半導(dǎo)體材料形成的襯底。根據(jù)設(shè)計(jì)要求，襯底100可為p型襯底或n型襯底且在襯底100中可具有摻雜區(qū)。所述摻雜區(qū)可被配置用于n型鰭式場(chǎng)效晶體管器件或p型鰭式場(chǎng)效晶體管器件。在一些實(shí)施例中，襯底100上形成有隔離層。具體來說，所述隔離層覆蓋鰭102的下部部分且暴露出鰭102的上部部分。在一些實(shí)施例中，所述隔離層為淺溝槽隔離(shallowtrenchisolation，sti)結(jié)構(gòu)。

在一些實(shí)施例中，襯底100具有形成于襯底100上的至少兩個(gè)柵堆疊111、形成于柵堆疊111的側(cè)壁上的間隙壁104、形成于襯底100中的應(yīng)變層106、及形成于柵堆疊111側(cè)邊及應(yīng)變層106之上的第一介電層108。

在一些實(shí)施例中，形成圖1a所示的中間結(jié)構(gòu)的方法包括：形成跨越鰭102的兩個(gè)虛設(shè)柵堆疊；在所述虛設(shè)柵堆疊的側(cè)壁上形成間隙壁104；在每一鰭102的兩側(cè)處形成應(yīng)變層106；在所述虛設(shè)柵堆疊側(cè)邊及應(yīng)變層106之上形成第一介電層108；且以柵堆疊111替換所述虛設(shè)柵堆疊。

在一些實(shí)施例中，虛設(shè)柵堆疊包括例如多晶硅、非晶硅或其組合等含硅的材料。在一些實(shí)施例中，虛設(shè)柵堆疊的延伸方向不同于(例如，垂直于)鰭102的延伸方向。在一些實(shí)施例中，形成虛設(shè)柵堆疊的方法包括在襯底100上形成堆疊層，且利用光刻(photolithography)工藝及蝕刻工藝將所述堆疊層圖案化。

在一些實(shí)施例中，間隙壁104包括含氮的介電材料、含碳的介電材料、或二者，且間隙壁104具有小于約10、或甚至小于約5的介電常數(shù)。在一些實(shí)施例中，間隙壁104包括sin、sicn、siocn、sior(其中r是例如ch3、c2h5、或c3h7等烷基(alkylgroup))、sic、sioc、sion或其組合等。在一些實(shí)施例中，形成間隙壁104的方法包括在襯底100上形成間隙壁材料層，并通過各向異性蝕刻(anisotropicetching)工藝局部地移除所述間隙壁材料層。

在一些實(shí)施例中，在各虛設(shè)柵堆疊兩側(cè)形成兩個(gè)應(yīng)變層106，且應(yīng)變層106中的一者位于鄰近的虛設(shè)柵堆疊之間。在一些實(shí)施例中，對(duì)于p型鰭式場(chǎng)效晶體管器件，應(yīng)變層106包括硅鍺(sige)。在替代實(shí)施例中，對(duì)于n型鰭式場(chǎng)效晶體管器件，應(yīng)變層106包括碳化硅(sic)、磷化硅(sip)、sicp、或sic/sip多層式結(jié)構(gòu)。在一些實(shí)施例中，應(yīng)變層106可根據(jù)需要視情況而植入有p型摻質(zhì)或n型摻質(zhì)。在一些實(shí)施例中，形成應(yīng)變層106的方法包括在鰭102中形成凹陷，并自所述凹陷生長(zhǎng)外延層(epitaxylayer)。具體來說，應(yīng)變層106形成于所述凹陷內(nèi)且沿對(duì)應(yīng)的間隙壁104的側(cè)壁向上延伸。在一些實(shí)施例中，應(yīng)變層106的頂部位于襯底100的表面上方。在替代實(shí)施例中，應(yīng)變層106的頂部與襯底100的表面實(shí)質(zhì)上共面。

在一些實(shí)施例中，第一介電層108包括例如氮化硅等氮化物、例如氧化硅等氧化物、磷硅酸鹽玻璃(phosphosilicateglass，psg)、硼硅酸鹽玻璃(borosilicateglass，bsg)、摻雜硼的磷硅酸鹽玻璃(boron-dopedphosphosilicateglass，bpsg)或其組合等，且第一介電層108是通過例如旋轉(zhuǎn)涂布(spin-coating)、化學(xué)氣相沉積(chemicalvapordeposition，cvd)、流動(dòng)式化學(xué)氣相沉積(flowablecvd)、等離子體增強(qiáng)型化學(xué)氣相沉積(plasmaenhancedcvd，pecvd)、原子層沉積(atomiclayerdeposition，ald)或其組合等合適的沉積技術(shù)而形成。在一些實(shí)施例中，第一介電層108的頂表面與虛設(shè)柵堆疊的頂表面實(shí)質(zhì)上齊平。在一些實(shí)施例中，在形成應(yīng)變層106的步驟之后且在形成第一介電層108的步驟之前，形成接觸蝕刻終止層(contactetchstoplayer，cesl)，且所述接觸蝕刻終止層包括sin、sic或類似材料。

在一些實(shí)施例中，以柵堆疊111來替換虛設(shè)柵堆疊。在一些實(shí)施例中，移除虛設(shè)柵堆疊以在第一介電層108中形成柵溝槽，接著，在所述柵溝槽中形成柵堆疊111。在一些實(shí)施例中，形成柵堆疊111的方法包括通過化學(xué)氣相沉積、物理氣相沉積(physicalvapordeposition，pvd)、原子層沉積、鍍敷、或合適的工藝來形成堆疊層，接著，執(zhí)行化學(xué)機(jī)械拋光(chemicalmechanicalpolishing，cmp)工藝以移除位于所述柵溝槽外的堆疊層。

在一些實(shí)施例中，柵堆疊111中的每一者包括柵介電層110及位于柵介電層110上的柵極112(或稱作“替換性柵極(replacementgate)”)。在一些實(shí)施例中，柵堆疊111的延伸方向不同于(例如，垂直于)鰭102的延伸方向。在一些實(shí)施例中，如圖1a中所示，柵介電層110中的每一者環(huán)繞對(duì)應(yīng)的柵極112的側(cè)壁及底部且位于對(duì)應(yīng)的鰭102的頂部及側(cè)壁上。在一些實(shí)施例中，在柵介電層110與每一鰭102之間形成例如氧化硅層等界面層(interfaciallayer)。

在一些實(shí)施例中，柵介電層110中的每一者包括介電常數(shù)大于約10的高k材料。在一些實(shí)施例中，所述高k材料包括例如zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio或其組合等金屬氧化物、或合適的材料。在替代實(shí)施例中，柵介電層110可視情況包括例如hfsio、lasio、alsio或其組合等硅酸鹽(silicate)、或合適的材料。

在一些實(shí)施例中，柵極112中的每一者包括合適于形成金屬柵極或其部分的金屬材料。在一些實(shí)施例中，柵極112中的每一者包括功函數(shù)(workfunction)金屬層及位于所述功函數(shù)金屬層上的填充金屬層。所述功函數(shù)金屬層是n型功函數(shù)金屬層或p型功函數(shù)金屬層。在一些實(shí)施例中，n型功函數(shù)金屬層包括tial、tialn、或tacn、導(dǎo)電性金屬氧化物、及/或合適的材料。在替代實(shí)施例中，p型功函數(shù)金屬層包括tin、wn、或tan、導(dǎo)電性金屬氧化物、及/或合適的材料。填充金屬層包括銅、鋁、鎢、或合適的材料。在一些實(shí)施例中，柵極112中的每一者可還包括襯層(linerlayer)、界面層(interfacelayer)、晶種層、粘著層、障壁層(barrierlayer)或其組合等。

參照?qǐng)D1b，局部地移除柵堆疊111，從而在剩余的柵堆疊111上方相應(yīng)地提供凹陷114。在一些實(shí)施例中，移除柵堆疊111的上部部分以形成凹陷114，凹陷114暴露出柵極112的表面及間隙壁104的上部側(cè)壁。具體來說，通過回蝕刻(etchingback)工藝來移除部分柵極112及部分柵介電層110，且由凹陷114暴露出剩余的柵極112及剩余的柵介電層110。在一些實(shí)施例中，凹陷114中的一者位于兩個(gè)鄰近的間隙壁104之間或位于第一介電層108的各部分之間。在圖1b所示的局部移除步驟中，柵堆疊111的頂表面低于第一介電層108的頂表面。

參照?qǐng)D1c，在凹陷114的表面上及第一介電層108的頂表面上形成遮蔽層116。在一些實(shí)施例中，遮蔽層116毯覆形成于柵堆疊111、間隙壁104及第一介電層108上。在一些實(shí)施例中，遮蔽層116與柵極112、間隙壁104及第一介電層108實(shí)體接觸(physicalcontact)。在一些實(shí)施例中，如圖1b中所示，遮蔽層116與柵介電層110實(shí)體接觸。在替代實(shí)施例中，遮蔽層116不與柵介電層110實(shí)體接觸。

具體而言，遮蔽層116共形地形成于柵極112的頂表面、間隙壁104的上部側(cè)壁及頂部、以及第一介電層108的頂表面上，從而在間隙壁104的頂角(topcorners)周圍提供多個(gè)轉(zhuǎn)折點(diǎn)(turningpoints)。具體來說，在鄰近的間隙壁104的頂角周圍提供兩個(gè)相對(duì)的轉(zhuǎn)折點(diǎn)tp1及tp2。在一些實(shí)施例中，遮蔽層116包括sin、sic、sicn、sion、sicon或其組合等，且遮蔽層116是通過例如化學(xué)氣相沉積、等離子體增強(qiáng)型化學(xué)氣相沉積、原子層沉積、遠(yuǎn)程等離子體原子層沉積(remoteplasmaald，rpald)、等離子體增強(qiáng)型原子層沉積(plasma-enhancedald，peald)或其組合等合適的沉積技術(shù)而形成。

在一些實(shí)施例中，遮蔽層116的厚度對(duì)隨后的接觸孔(contacthole)界定步驟至關(guān)重要。當(dāng)遮蔽層116過薄時(shí)，易于發(fā)生傳統(tǒng)的過蝕刻(over-etching)。當(dāng)遮蔽層116過厚時(shí)，能夠輕易地觀察到傳統(tǒng)的蝕刻不足(under-etched)膜剩余物。在一些實(shí)施例中，遮蔽層116具有約3埃(angstroms)至200埃的厚度。

繼續(xù)參照?qǐng)D1c，在遮蔽層116之上形成第二介電層118，且第二介電層118填入凹陷114中。在一些實(shí)施例中，第二介電層118毯覆形成于襯底100上且填滿凹陷114。在一些實(shí)施例中，第二介電層118包括與第一介電層108的材料相同的材料。在替代實(shí)施例中，第二介電層118與第一介電層108是由不同的材料制成。在一些實(shí)施例中，第二介電層118包括例如氮化硅等氮化物、例如氧化硅等氧化物、磷硅酸鹽玻璃、硼硅酸鹽玻璃、摻雜硼的磷硅酸鹽玻璃或其組合等，且第二介電層118是通過例如旋轉(zhuǎn)涂布、化學(xué)氣相沉積、流動(dòng)式化學(xué)氣相沉積、等離子體增強(qiáng)型化學(xué)氣相沉積、原子層沉積或其組合等合適的沉積技術(shù)而形成。

參照?qǐng)D1d，圖案化或局部地移除第二介電層118，以形成對(duì)應(yīng)于柵堆疊111的柵極112中的一者的開口120(或稱作“接觸孔”)。在一些實(shí)施例中，在第二介電層118上形成例如光刻膠層等掩模層119，來覆蓋非目標(biāo)區(qū)域并暴露出例如后續(xù)形成的接觸孔的所期望的位置等目標(biāo)區(qū)域。之后，使用掩模層119作為蝕刻掩模且使用遮蔽層116作為蝕刻終止層來移除部分第二介電層118。在一些實(shí)施例中，開口120具有傾斜的或彎曲的側(cè)壁并暴露出部分遮蔽層116。在一些實(shí)施例中，開口120暴露出遮蔽層116的一個(gè)轉(zhuǎn)折點(diǎn)tp1，同時(shí)覆蓋遮蔽層116的另一轉(zhuǎn)折點(diǎn)tp2。

參照?qǐng)D1e，對(duì)開口120進(jìn)行加深，直至開口120暴露出柵堆疊111的柵極112中的一者。在一些實(shí)施例中，使用掩模層119及第二介電層118作為蝕刻掩模來移除部分遮蔽層116。接著，移除掩模層119。在一些實(shí)施例中，開口120可根據(jù)需要形成為插塞(plug)、柱(pillar)、帶(strip)、壁(wall)或任何合適的形狀。

在一些實(shí)施例中，開口120是由多個(gè)蝕刻步驟(例如，圖1d及圖1e中所示的步驟)而非單一個(gè)蝕刻步驟來界定。這種多步驟蝕刻(multi-stepetching)有益于提供更好的蝕刻輪廓。具體來說，當(dāng)發(fā)生不合意的過蝕刻及/或未對(duì)準(zhǔn)(misalignment)時(shí)，遮蔽層116有效地保護(hù)鄰近的間隙壁及介電材料不被損壞。此外，可通過提供具有不同的蝕刻速率的第二介電層118及其下面的遮蔽層116來輕易地控制蝕刻輪廓。

參照?qǐng)D1f，在開口120中形成連接件122。在一些實(shí)施例中，連接件122旨在代表任意類型的導(dǎo)電性材料及結(jié)構(gòu)，且連接件122電連接至對(duì)應(yīng)的柵極112。在一些實(shí)施例中，連接件122包括例如w、cu、或其合金等金屬、或具有合適的電阻及間隙填充(gap-fill)能力的任意金屬材料。在一些實(shí)施例中，在襯底100上形成金屬層，且金屬層填入開口120中。通過濺鍍(sputtering)、化學(xué)氣相沉積、電化學(xué)鍍敷(electrochemicalplating，ecp)或其組合等形成金屬層。接著，執(zhí)行例如化學(xué)機(jī)械拋光等平坦化步驟來移除部分金屬層，直至暴露出第二介電層118的頂部為止。在一些實(shí)施例中，連接件122的頂表面與第二介電層118的頂表面實(shí)質(zhì)上共面。由此完成本發(fā)明實(shí)施例的鰭式場(chǎng)效晶體管器件10的制作。

此外，當(dāng)器件的尺寸縮減時(shí)，用于接觸孔界定步驟的工藝裕度相當(dāng)小。當(dāng)發(fā)生過蝕刻及/或未對(duì)準(zhǔn)時(shí)，若僅在柵極上提供傳統(tǒng)的頂蓋層，則在接觸孔界定步驟期間鄰近的間隙壁及介電材料仍可能被損壞。因此，開口或接觸孔的輪廓發(fā)生變形且器件的可靠性/泄漏裕度(reliability/leakagewindow)變窄。然而，在本發(fā)明實(shí)施例中并未觀察到這種問題。具體來說，本發(fā)明實(shí)施例的遮蔽層116提供了改良的保護(hù)效果，這是因?yàn)檎诒螌?16不僅形成于柵極112上，而且也形成于鄰近的間隙壁104及第一介電層108上。這樣一來，界定開口120的第一蝕刻步驟(例如，圖1d所示的步驟)在遮蔽層116的表面上終止，而不會(huì)損壞鄰近的間隙壁及介電材料。此外，遮蔽層116及第二介電層118具有不同的蝕刻速率，使得界定開口120的第二蝕刻步驟(例如，圖1e所示的步驟)在柵極112的表面上終止，而不會(huì)對(duì)柵極112造成過蝕刻或損壞。

在一些實(shí)施例中，如圖2中所示，當(dāng)發(fā)生過蝕刻及/或未對(duì)準(zhǔn)時(shí)，開口120的位置發(fā)生位移及/或開口120的形狀發(fā)生變形，且因此，開口120形成有階梯狀側(cè)壁(steppedsidewall)且還暴露出遮蔽層116的頂表面。在本發(fā)明實(shí)施例中，遮蔽層116及第二介電層118以此方式安置，因此在所述接觸孔界定步驟期間，不會(huì)對(duì)鄰近的間隙壁及介電材料進(jìn)行側(cè)面蝕刻/損壞及/或?qū)艠O的上部部分進(jìn)行垂直蝕刻/損壞，且因此，接觸窗輪廓及器件性能得到顯著改良。

可參照?qǐng)D3所示流程圖來簡(jiǎn)要說明圖1a至圖1f所示的所述工藝步驟。

在步驟200中，如圖1a中所示，提供襯底100，襯底100具有形成于襯底100上的第一柵堆疊(例如，左柵堆疊111)及形成于第一柵堆疊側(cè)邊的第一介電層108。在一些實(shí)施例中，襯底100還具有形成于襯底100上的第二柵堆疊(例如，右柵堆疊111)及形成于所述第二柵堆疊側(cè)邊的第一介電層108。具體來說，第一介電層108環(huán)繞所述第一柵堆疊及所述第二柵堆疊(例如，左柵堆疊111及右柵堆疊111)的側(cè)壁，并暴露出所述第一柵堆疊及所述第二柵堆疊的頂表面。在一些實(shí)施例中，在第一介電層108與第一柵堆疊及第二柵堆疊中的每一者之間形成間隙壁104。

在步驟202中，如圖1b中所示，局部地移除所述第一柵堆疊(例如，左柵堆疊111)，從而在剩余的第一柵堆疊上方提供第一凹陷(例如，左凹陷114)。在一些實(shí)施例中，在局部地移除所述第一柵堆疊的步驟期間，所述第二柵堆疊(例如，右柵堆疊111)被局部地移除，從而在所述第二柵堆疊上方提供第二凹陷(例如，右凹陷114)。

在步驟204中，如圖1c中所示，在所述第一凹陷(例如，左凹陷114)的表面上及在第一介電層108的頂表面上形成遮蔽層116。在一些實(shí)施例中，還在第二凹陷(例如，右凹陷114)的整個(gè)表面上及在間隙壁104的頂部上形成遮蔽層116。

在步驟206中，如圖1c中所示，在遮蔽層116之上形成第二介電層118，且第二介電層118填入所述第一凹陷(例如，左凹陷114)中。在一些實(shí)施例中，第二介電層118還填入所述第二凹陷(例如，右凹陷114)中。

在步驟208中，如圖1d至圖1f中所示，形成穿過第二介電層118及遮蔽層116的連接件122。在一些實(shí)施例中，如圖1d中所示，局部地移除第二介電層118，以在第二介電層118中形成開口120。之后，如圖1e中所示，對(duì)開口120進(jìn)行加深，直至暴露出所述第一柵堆疊(例如，左柵堆疊111)的第一柵極(例如，左柵極112)的頂表面。之后，如圖1f中所示，將連接件122填入開口120中。在一些實(shí)施例中，沒有連接件與位于所述第一柵堆疊側(cè)邊的第二柵堆疊(例如，右柵堆疊111)實(shí)體接觸。通過所闡述的工藝步驟，完成本發(fā)明實(shí)施例的鰭式場(chǎng)效晶體管器件的制作。然而，在制作鰭式場(chǎng)效晶體管器件的以上步驟中，本發(fā)明實(shí)施例并未限制增添一或多個(gè)附加步驟。

在上述實(shí)施例中，實(shí)作“后柵極(gatelast)”工藝以形成鰭式場(chǎng)效晶體管器件。然而，可使用與本文中所述者相似的工藝來應(yīng)用例如“先柵極(gatefirst)”工藝等另一工藝。本文中所公開的方法可易于與互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetaloxidesemiconductor，cmos)工藝整合于一起，且不要求進(jìn)行附加的復(fù)雜步驟來實(shí)現(xiàn)合意的結(jié)果?？梢岳斫?，本文中所公開的實(shí)施例提供不同的優(yōu)點(diǎn)，且對(duì)于所有實(shí)施例來說未必要求實(shí)現(xiàn)任何特定優(yōu)點(diǎn)。

參照?qǐng)D1f及圖2來闡述本發(fā)明實(shí)施例的鰭式場(chǎng)效晶體管器件的結(jié)構(gòu)。

在一些實(shí)施例中，鰭式場(chǎng)效晶體管器件10/20包括襯底100、第一柵堆疊(例如，左柵堆疊111)、第一介電層108、遮蔽層116、第二介電層118、及連接件122。襯底100具有至少一個(gè)鰭102。所述第一柵堆疊跨越至少一個(gè)鰭102。第一介電層108位于所述第一柵堆疊側(cè)邊。在一些實(shí)施例中，所述第一柵堆疊的頂表面低于所述第一介電層108的頂表面，從而在所述第一柵堆疊上方提供第一凹陷(例如，左凹陷114)。第二介電層118位于第一介電層108之上并填入所述第一凹陷中。連接件122穿過第二介電層118并電連接至所述第一柵堆疊。遮蔽層116位于第一介電層108與第二介電層118之間且與連接件122實(shí)體接觸。

在一些實(shí)施例中，遮蔽層116與連接件122的一側(cè)之間的接觸面積a1大于遮蔽層116與連接件122的另一側(cè)之間的接觸面積a2。根據(jù)另一觀點(diǎn)，在某個(gè)橫截面中，遮蔽層116與連接件122的一側(cè)“面接觸(surfacecontact)”，同時(shí)與連接件122的另一側(cè)“點(diǎn)接觸(pointcontact)”。然而，本發(fā)明實(shí)施例并非僅限于此。在替代實(shí)施例中，遮蔽層116與連接件122的一側(cè)之間的接觸面積a1可實(shí)質(zhì)上相同于遮蔽層116與連接件122的另一側(cè)之間的接觸面積a2。

在一些實(shí)施例中，如圖1f及圖2中所示，連接件122與遮蔽層116的一個(gè)轉(zhuǎn)折點(diǎn)tp1實(shí)體接觸，但不與遮蔽層116的另一轉(zhuǎn)折點(diǎn)tp2實(shí)體接觸。然而，本發(fā)明實(shí)施例并非僅限于此。在替代實(shí)施例中，連接件122與遮蔽層116的相對(duì)的轉(zhuǎn)折點(diǎn)tp1及tp2實(shí)體接觸。在又一些替代實(shí)施例中，連接件122不與遮蔽層116的相對(duì)的轉(zhuǎn)折點(diǎn)tp1及tp2實(shí)體接觸。

在一些實(shí)施例中，鰭式場(chǎng)效晶體管器件10/20還包括跨越至少一個(gè)鰭102的第二柵堆疊(例如，右柵堆疊111)。所述第二柵堆疊的頂表面低于第一介電層108的頂表面，從而在所述第二柵堆疊上方提供第二凹陷(例如，右凹陷114)。在一些實(shí)施例中遮蔽層116還延伸至覆蓋所述第二凹陷的表面。

在一些實(shí)施例中，鰭式場(chǎng)效晶體管器件10/20還包括位于所述第一柵堆疊及所述第二柵堆疊(例如左柵堆疊111及右柵堆疊111)的側(cè)壁上的間隙壁104。在一些實(shí)施例中，遮蔽層116還延伸至覆蓋間隙壁104的頂部。間隙壁104包括含氮的介電材料、含碳的介電材料或二者，且間隙壁104具有小于約10的介電常數(shù)。

在以上實(shí)施例中，本發(fā)明實(shí)施例的方法被應(yīng)用至鰭式場(chǎng)效晶體管器件工藝，但本發(fā)明實(shí)施例并非僅限于此。在替代實(shí)施例中，本發(fā)明實(shí)施例的方法可被應(yīng)用至平面器件工藝。

圖4至圖5是根據(jù)替代實(shí)施例的半導(dǎo)體器件的橫截面示意圖。

如圖4至圖5中所示，半導(dǎo)體器件30/40包括平面襯底300、柵堆疊303、間隙壁304、應(yīng)變層306、第一介電層308、遮蔽層316、第二介電層318及連接件322。

柵堆疊303位于平面襯底300之上。在一些實(shí)施例中，柵堆疊303中的每一者包括位于平面襯底300上的柵介電層301及位于柵介電層301上的柵極302。在一些實(shí)施例中，柵介電層301中的每一者包括氧化硅、高k材料或其組合，且柵極302中的每一者包括含硅的材料、含金屬的材料或其組合。間隙壁304形成于柵堆疊303的側(cè)壁上。間隙壁304包括含氮的介電材料、含碳的介電材料或二者，且間隙壁具有小于約10的介電常數(shù)。在柵堆疊303中的每一者的兩側(cè)的平面襯底300中形成兩個(gè)應(yīng)變層306，且應(yīng)變層306中的一者位于鄰近的柵堆疊303之間。

第一介電層308位于柵堆疊303側(cè)邊或圍繞柵堆疊303。在一些實(shí)施例中，柵堆疊303的頂表面低于第一介電層308的頂表面，從而在柵堆疊303上方提供凹陷314。遮蔽層316位于凹陷314的表面上且延伸至第一介電層308的頂表面上及間隙壁304的頂表面上。遮蔽層316包括sin、sic、sicn、sion、sicon或其組合。

第二介電層318位于遮蔽層316之上并填入凹陷314中。在一些實(shí)施例中，開口320穿過第二介電層318及遮蔽層316并暴露出柵堆疊303的柵極302中的一者。連接件322位于開口320中且電連接至對(duì)應(yīng)的柵堆疊303的柵極302。

在一些實(shí)施例中，如圖4及圖5中所示，遮蔽層316與連接件322的一側(cè)之間的接觸面積a1大于遮蔽層316與連接件322的另一側(cè)之間的接觸面積a2。在一些實(shí)施例中，如圖4及圖5中所示，連接件322與遮蔽層316的一個(gè)轉(zhuǎn)折點(diǎn)tp1實(shí)體接觸，但不與遮蔽層316的另一轉(zhuǎn)折點(diǎn)tp2實(shí)體接觸。

在以上實(shí)施例中，柵介電層、柵極、間隙壁、應(yīng)變層、第一介電層及第二介電層以及遮蔽層中的每一者為單層，其是出于說明目的，且不應(yīng)被視為對(duì)本發(fā)明實(shí)施例進(jìn)行限制。在一些實(shí)施例中，根據(jù)需要，這些所闡述的構(gòu)件中的至少一者可為多層結(jié)構(gòu)。

基于上述，在一些實(shí)施例中，提供具有不同的蝕刻速率的遮蔽層及上覆介電層，且在開口形成步驟期間，所述遮蔽層及所述上覆介電層的組合用來控制蝕刻輪廓。具體來說，本發(fā)明實(shí)施例的遮蔽層不僅形成于柵極上，也形成于鄰近的間隙壁及介電層上，以對(duì)鄰近的構(gòu)件提供改良的保護(hù)效果。通過這種安置形式，多步驟蝕刻可首先在遮蔽層的表面上終止，接著，在柵極的表面上終止，而不會(huì)損壞鄰近的構(gòu)件?？商峁┚哂懈牧嫉奈g刻輪廓及性質(zhì)的開口(例如，接觸孔)，且因此可提供具有改良的蝕刻輪廓及性質(zhì)的連接件(例如，接觸窗(contact))。因此，減少晶片允收測(cè)試(waferacceptancetest，wat)故障，提高產(chǎn)品良率，且加寬可靠性/泄漏裕度。

根據(jù)本發(fā)明的一些實(shí)施例，一種半導(dǎo)體器件包括襯底、第一柵堆疊、第一介電層、遮蔽層及連接件。所述第一柵堆疊位于襯底之上。所述第一介電層位于所述第一柵堆疊側(cè)邊，其中所述第一柵堆疊的頂表面低于所述第一介電層的頂表面，從而在所述第一柵堆疊上方提供第一凹陷。所述遮蔽層位于所述第一凹陷的表面上且延伸至所述第一介電層的所述頂表面上。所述連接件穿過所述遮蔽層并電連接至所述第一柵堆疊。

在上述半導(dǎo)體器件中，還包括位于所述遮蔽層之上并填入所述第一凹陷中的第二介電層，其中所述連接件穿過所述第二介電層。

在上述半導(dǎo)體器件中，還包括位于所述襯底之上的第二柵堆疊，其中所述第二柵堆疊的頂表面低于所述第一介電層的所述頂表面，從而在所述第二柵堆疊上方提供第二凹陷，且所述遮蔽層還延伸至覆蓋所述第二凹陷的表面。

在上述半導(dǎo)體器件中，所述遮蔽層包括sin、sic、sicn、sion、sicon或其組合。

在上述半導(dǎo)體器件中，所述連接件與所述遮蔽層的一個(gè)轉(zhuǎn)折點(diǎn)實(shí)體接觸，但不與所述遮蔽層的另一轉(zhuǎn)折點(diǎn)實(shí)體接觸。

在上述半導(dǎo)體器件中，還包括位于所述第一柵堆疊的側(cè)壁上的間隙壁，其中所述遮蔽層還延伸至覆蓋所述間隙壁的頂部。

在上述半導(dǎo)體器件中，所述間隙壁包括含氮的介電材料、含碳的介電材料或二者，且所述間隙壁具有小于約10的介電常數(shù)。

在上述半導(dǎo)體器件中，所述襯底具有在第一方向上延伸的至少一個(gè)鰭，且所述第一柵堆疊在不同于所述第一方向的第二方向上延伸并跨越所述至少一個(gè)鰭。

在上述半導(dǎo)體器件中，所述襯底是平面襯底。

根據(jù)本發(fā)明的替代實(shí)施例，一種鰭式場(chǎng)效晶體管器件包括襯底、第一柵堆疊、第一介電層、第二介電層、連接件及遮蔽層。所述襯底，具有至少一個(gè)鰭。所述第一柵堆疊跨越所述至少一個(gè)鰭。所述第一介電層位于所述第一柵堆疊側(cè)邊，其中所述第一柵堆疊的頂表面低于所述第一介電層的頂表面，從而在所述第一柵堆疊上方提供第一凹陷。所述第二介電層位于所述第一介電層之上并填入所述第一凹陷中。所述連接件穿過所述第二介電層并電連接至所述第一柵堆疊。所述遮蔽層位于所述第一介電層與所述第二介電層之間且與所述連接件實(shí)體接觸，其中所述遮蔽層與所述連接件的一側(cè)之間的接觸面積大于所述遮蔽層與所述連接件的另一側(cè)之間的接觸面積。

在上述鰭式場(chǎng)效晶體管器件中，還包括跨越所述至少一個(gè)鰭的第二柵堆疊，其中所述第二柵堆疊的頂表面低于所述第一介電層的所述頂表面，從而在所述第二柵堆疊上方提供第二凹陷，且所述遮蔽層還延伸至覆蓋所述第二凹陷的表面。

在上述鰭式場(chǎng)效晶體管器件中，所述遮蔽層包括sin、sic、sicn、sion、sicon或其組合。

在上述鰭式場(chǎng)效晶體管器件中，還包括位于所述第一柵堆疊的側(cè)壁上的間隙壁，其中所述遮蔽層還延伸至覆蓋所述間隙壁的頂部。

在上述鰭式場(chǎng)效晶體管器件中，所述間隙壁包括含氮的介電材料、含碳的介電材料或二者，且所述間隙壁具有小于約10的介電常數(shù)。

根據(jù)本發(fā)明的又一些替代實(shí)施例，一種形成鰭式場(chǎng)效晶體管器件的方法包括以下步驟。提供襯底，所述襯底具有形成于所述襯底上的第一柵堆疊及形成于所述第一柵堆疊側(cè)邊的第一介電層。局部地移除所述第一柵堆疊，從而在剩余的所述第一柵堆疊上方提供第一凹陷。在所述第一凹陷的表面上及在所述第一介電層的頂表面上形成遮蔽層。在所述遮蔽層之上形成第二介電層，其中所述第二介電層填入所述第一凹陷中。形成穿過所述第二介電層及所述遮蔽層的連接件。

在上述方法中，所述襯底還具有形成于所述第一柵堆疊的側(cè)壁上的間隙壁，且所述遮蔽層還延伸至覆蓋所述間隙壁的頂部。

在上述方法中，所述襯底還具有形成于所述襯底上的第二柵堆疊且所述第一介電層位于所述第二柵堆疊側(cè)邊；在局部地移除所述第一柵堆疊的步驟期間，所述第二柵堆疊被局部地移除，從而在所述第二柵堆疊上方提供第二凹陷；且所述遮蔽層還形成于所述第二凹陷的表面上。

在上述方法中，所述遮蔽層與所述連接件的一側(cè)之間的接觸面積大于所述遮蔽層與所述連接件的另一側(cè)之間的接觸面積。

在上述方法中，所述連接件與所述遮蔽層的一個(gè)轉(zhuǎn)折點(diǎn)實(shí)體接觸，但不與所述遮蔽層的另一轉(zhuǎn)折點(diǎn)實(shí)體接觸。

以上概述了若干實(shí)施例的特征，以使所屬領(lǐng)域中的技術(shù)人員可更好地理解本發(fā)明的各個(gè)方面。所屬領(lǐng)域中的技術(shù)人員應(yīng)知，他們可容易地使用本發(fā)明作為設(shè)計(jì)或修改其他工藝及結(jié)構(gòu)的基礎(chǔ)來施行與本文中所介紹的實(shí)施例相同的目的及/或?qū)崿F(xiàn)與本文中所介紹的實(shí)施例相同的優(yōu)點(diǎn)。所屬領(lǐng)域中的技術(shù)人員還應(yīng)認(rèn)識(shí)到，這些等效構(gòu)造并不背離本發(fā)明的精神及范圍，而且他們可在不背離本發(fā)明的精神及范圍的條件下對(duì)其作出各種改變、代替、及變更。