專利名稱：一種基于雙口ram的數(shù)據(jù)包絡(luò)獲取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)分析方法，特別涉及一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法。
背景技術(shù)：
數(shù)據(jù)包絡(luò)分析方法是一種在各個領(lǐng)域都得到廣泛應(yīng)用的數(shù)據(jù)分析方法，它通過獲取多次數(shù)據(jù)中有效的特征點組成包絡(luò)數(shù)據(jù)進行分析，以便減少數(shù)據(jù)分析量，提高數(shù)據(jù)分析速度。在無損檢測領(lǐng)域，特別是超聲檢測中，由于采樣速度快，采樣數(shù)據(jù)量大，無法對每次采樣的數(shù)據(jù)進行分析，只能采取抽樣分析的方式，即每隔若干次采樣，分析一次采樣的數(shù)據(jù)。 為了不出現(xiàn)漏檢的情況，需要獲取每次采樣數(shù)據(jù)中的特征值，即數(shù)據(jù)包絡(luò)，進行分析。雙口 RAM(DPRAM)是在一個SRAM存儲器上具有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個獨立的系統(tǒng)同時對該存儲器進行隨機性的訪問，即共享式多端口存儲器。其最大的特點是存儲數(shù)據(jù)共享。一個存儲器配備兩套獨立的地址、數(shù)據(jù)和控制線，允許兩個獨立的控制器同時異步地訪問存儲單元。數(shù)據(jù)包絡(luò)的獲取一般分為軟件方法和硬件方法兩種，兩種方法實現(xiàn)的介質(zhì)不同， 但實現(xiàn)方法基本一致，如圖1所示，開辟兩塊同樣大小的存儲空間，一塊用來存放包絡(luò)數(shù)據(jù)，一塊存放比較數(shù)據(jù)，每次有新的采樣數(shù)據(jù)，將比較數(shù)據(jù)讀出，相同采樣點數(shù)據(jù)進行比較， 比較的結(jié)果作為包絡(luò)數(shù)據(jù)存如包絡(luò)數(shù)據(jù)存儲模塊，然后將包絡(luò)數(shù)據(jù)作為下一次比較用的比較數(shù)據(jù)，比較數(shù)據(jù)存儲模塊作為下一次比較的包絡(luò)數(shù)據(jù)存儲模塊。在很多應(yīng)用場合，由于檢測采樣速度快，數(shù)據(jù)量大，無法將所有數(shù)據(jù)傳送到軟件處理，因此必須使用硬件包絡(luò)獲取的方法，獲取包絡(luò)數(shù)據(jù)后再上傳?，F(xiàn)有的實現(xiàn)方法需要消耗大量的存儲空間，而且數(shù)據(jù)讀寫控制麻煩，比較適合軟件實現(xiàn)，硬件實現(xiàn)困難，需要改進。

發(fā)明內(nèi)容
本發(fā)明是針對現(xiàn)在的數(shù)據(jù)處理硬件存儲資源和控制資源受限的問題，提出了一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，對每次采樣的數(shù)據(jù)進行包絡(luò)處理，獲取其中的特征信息。通過改進現(xiàn)有的包絡(luò)獲取方法，節(jié)約存儲空間，簡化控制邏輯。本發(fā)明的技術(shù)方案為一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，RAM讀寫控制器的寫使能、寫地址、讀地址與雙口 RAM(DPRAM)相連，雙口 RAM(DPRAM)模塊接收系統(tǒng)時鐘信號作為寫時鐘和讀時鐘，當(dāng)新的采樣數(shù)據(jù)到來時，新的采樣數(shù)據(jù)中第Π個采樣點數(shù)據(jù)送入特征提取模塊輸入端，同時在RAM讀寫控制器的控制下，在雙口 RAM中地址為η的存儲單元中讀出包絡(luò)數(shù)據(jù)送特征提取模塊輸入端，特征提取模塊輸出結(jié)果作為新的包絡(luò)數(shù)據(jù)存入雙口 RAM(DPRAM)中地址為η的存儲單元，完成第η個采樣點的數(shù)據(jù)包絡(luò)，重復(fù)這一過程，完成所有采樣點包絡(luò)，實現(xiàn)一次采樣數(shù)據(jù)包絡(luò)，當(dāng)新的采樣數(shù)據(jù)來到時重復(fù)之前過程。所述RAM讀寫控制器的寫使能、寫地址、讀地址必須滿足如下關(guān)系 A 數(shù)據(jù)采樣時間段內(nèi)，寫使能信號有效；B 數(shù)據(jù)采樣時間段內(nèi)，寫地址每個采樣時鐘加1 ；
C 讀地址每個采樣時鐘加1，且讀地址的加1操作必須提前寫地址2個采樣周期。所述特征提取模塊由兩個減法器、兩個絕對值模塊、一個比較器和一個選通器構(gòu)成，采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)首先分別送入減法器中與參考零點相減，相減后的結(jié)果取絕對值后送入比較器進行比較，比較的結(jié)果作為選通信號選擇采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)中滿足條件的一個作為新的包絡(luò)數(shù)據(jù)。本發(fā)明的有益效果在于本發(fā)明一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法， 對每次采樣的數(shù)據(jù)進行包絡(luò)處理，獲取其中的特征信息。通過改進現(xiàn)有的包絡(luò)獲取方法，使用一片雙口 RAM(DPRAM)實現(xiàn)了數(shù)據(jù)包絡(luò)獲取，節(jié)約了存儲空間，簡化了控制邏輯，為數(shù)據(jù)包絡(luò)方法的硬件實現(xiàn)提供了便利。


圖1為現(xiàn)有技術(shù)中數(shù)據(jù)包絡(luò)一般獲取方法示意圖2為本發(fā)明基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法示意圖； 圖3為本發(fā)明基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法工作流程圖； 圖4為本發(fā)明基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法數(shù)據(jù)獲取的流程控制狀態(tài)轉(zhuǎn)移圖5為本發(fā)明基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法寫使能信號和讀、寫地址關(guān)系
圖6為本發(fā)明基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法特征提取模塊結(jié)構(gòu)示意圖。
具體實施例方式一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，硬件包括一個RAM讀寫控制器，一塊雙口 RAM(DPRAM)，一個特征提取模塊，如圖2所示，其中RAM讀寫控制器與雙口 RAM(DPRAM)相連，提供雙口 RAM(DPRAM)讀寫需要的寫使能信號(wr_en)，寫地址(wr_ addr)，讀地址(rd_addr);雙口 RAM(DPRAM)模塊接收系統(tǒng)時鐘信號作為寫時鐘(wr_clk)和讀時鐘(rd_clk)，在RAM讀寫控制器控制下存入和讀出數(shù)據(jù)；特征提取模塊一個輸入連接采樣數(shù)據(jù)，另一個輸入連接雙口 RAM(DPRAM)模塊的數(shù)據(jù)輸出(Q)，并將比較的結(jié)果作為雙口 RAM(DPRAM)模塊的數(shù)據(jù)輸入(D)。本設(shè)計的工作流程如圖3所示，具體實施步驟如下
1)在數(shù)據(jù)采樣之前將雙口RAM(DPRAM)初始化為數(shù)據(jù)參考零點；
2)當(dāng)新的采樣數(shù)據(jù)到來時，在RAM讀寫控制器的控制下，在雙口RAM(DPRAM)中地址為 η的存儲單元讀出包絡(luò)數(shù)據(jù)；
3)讀出的包絡(luò)數(shù)據(jù)送入特征提取模塊，與新的采樣數(shù)據(jù)中第η個采樣點數(shù)據(jù)比較，比較結(jié)果作為新的包絡(luò)數(shù)據(jù)；
4)在RAM讀寫控制器的控制下，新的包絡(luò)數(shù)據(jù)存入在雙口RAM(DPRAM)中地址為η的存儲單元，完成一次數(shù)據(jù)包絡(luò)操作；
5)在數(shù)據(jù)存入雙口RAM(DPRAM)的同時，在雙口 RAM(DPRAM)中地址為η+1的存儲單元存放的包絡(luò)數(shù)據(jù)被讀出，重復(fù)過程3 )、4 )、5 )。
FPGA芯片內(nèi)部集成有大量的RAM資源，可以靈活配置為單口 RAM、ROM和雙口 RAM(DPRAM)，本實施例通過一片F(xiàn)PGA實現(xiàn)基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取。雙口 RAM(DPRAM)模塊由FPGA內(nèi)部RAM資源配置而成，RAM讀寫控制器和特征提取模塊模塊均使用FPGA內(nèi)部邏輯資源以時序邏輯和組合邏輯的設(shè)計方法實現(xiàn)。讀寫控制模塊根據(jù)數(shù)據(jù)包絡(luò)獲取方法，通過控制雙口 RAM(DPRAM)讀寫需要的寫使能信號(wr_en )，寫地址(wr_addr )，讀地址(rd_addr )來控制雙口 RAM (DPRAM)讀寫， 實現(xiàn)數(shù)據(jù)包絡(luò)獲取。其主要功能有兩個，一是控制包絡(luò)數(shù)據(jù)獲取的流程，二是控制雙口 RAM(DPRAM)的讀寫。包絡(luò)數(shù)據(jù)獲取的流程控制通過一個狀態(tài)機實現(xiàn)，如圖4所示，具體實施步驟如下
(1)上電復(fù)位后，系統(tǒng)處于Idel狀態(tài)，隨后跳入initial_RAM狀態(tài)；
(2)在initial_RAM狀態(tài)，對雙口RAM(DPRAM)進行初始化，將雙口 RAM(DPRAM)的所有存儲單元初始化為數(shù)據(jù)的參考零點，然后跳入data_envel0p狀態(tài)；
(3)在data_envel0p狀態(tài)獲取包絡(luò)數(shù)據(jù)，并在數(shù)據(jù)采樣結(jié)束后跳回到idel狀態(tài)；
(4)在idel狀態(tài)中，如果有系統(tǒng)上傳包絡(luò)數(shù)據(jù)的請求，則跳入data_Upl0ad狀態(tài)，否則， 一旦有新的采樣數(shù)據(jù)，則跳入data_envel0p狀態(tài)；
(5)在data_upl0ad狀態(tài)中，包絡(luò)數(shù)據(jù)被讀出，同時讀出數(shù)據(jù)后的存儲單元被初始化為數(shù)據(jù)的參考零點，數(shù)據(jù)上傳結(jié)束后，跳回idel狀態(tài)。控制雙口 RAM(DPRAM)的讀寫是通過控制寫使能信號和讀、寫地址實現(xiàn)的，根據(jù)雙口 RAM(DPRAM)讀寫時序和比較后的新包絡(luò)數(shù)據(jù)必須存回舊包絡(luò)數(shù)據(jù)存儲位置的要求，寫使能信號和讀、寫地址必須滿足如下關(guān)系，如圖5所示
A 數(shù)據(jù)采樣時間段內(nèi)，寫使能信號有效； B 數(shù)據(jù)采樣時間段內(nèi)，寫地址每個采樣時鐘加1 ；
C 讀地址每個采樣時鐘加1，且讀地址的加1操作必須提前寫地址2個采樣周期。雙口 RAM(DPRAM)模塊為一片雙口 RAM(DPRAM)芯片或使用FPGA內(nèi)部RAM資源配置成的一塊雙口 RAM(DPRAM)模塊，用來存放包絡(luò)數(shù)據(jù)。通過對其某個存儲單元讀、寫時間的控制，實現(xiàn)對應(yīng)采樣點的數(shù)據(jù)包絡(luò)。特征提取模塊用來比較采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)相對參考零點的幅值大小，產(chǎn)生新的包絡(luò)數(shù)據(jù)，為了保證讀寫雙口 RAM(DPRAM)的時序，特征提取模塊使用組合邏輯實現(xiàn)。特征提取模塊由兩個減法器，兩個絕對值模塊、一個比較器和一個選通器構(gòu)成，如圖6所示， 采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)首先分別送入減法器中與參考零點相減，相減后的結(jié)果取絕對值后送入比較器進行比較，比較的結(jié)果作為選通信號選擇采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)中滿足條件的一個作為新的包絡(luò)數(shù)據(jù)。
權(quán)利要求
1.一種基于雙口 RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，其特征在于，RAM讀寫控制器的寫使能、寫地址、讀地址與雙口 RAM(DPRAM)相連，雙口 RAM(DPRAM)模塊接收系統(tǒng)時鐘信號作為寫時鐘和讀時鐘，當(dāng)新的采樣數(shù)據(jù)到來時，新的采樣數(shù)據(jù)中第η個采樣點數(shù)據(jù)送入特征提取模塊輸入端，同時在RAM讀寫控制器的控制下，在雙口 RAM中地址為η的存儲單元中讀出包絡(luò)數(shù)據(jù)送特征提取模塊輸入端，特征提取模塊輸出結(jié)果作為新的包絡(luò)數(shù)據(jù)存入雙口 RAM中地址為η的存儲單元，完成第η個采樣點的數(shù)據(jù)包絡(luò)，重復(fù)這一過程，完成所有采樣點包絡(luò)，實現(xiàn)一次采樣數(shù)據(jù)包絡(luò)，當(dāng)新的采樣數(shù)據(jù)來到時重復(fù)之前過程。
2.根據(jù)權(quán)利要求1所述基于雙口RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，其特征在于，所述 RAM讀寫控制器的寫使能、寫地址、讀地址必須滿足如下關(guān)系A(chǔ) 數(shù)據(jù)采樣時間段內(nèi)，寫使能信號有效；B 數(shù)據(jù)采樣時間段內(nèi)，寫地址每個采樣時鐘加1 ；C 讀地址每個采樣時鐘加1，且讀地址的加1操作必須提前寫地址2個采樣周期。
3.根據(jù)權(quán)利要求1所述基于雙口RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，其特征在于，所述特征提取模塊由兩個減法器、兩個絕對值模塊、一個比較器和一個選通器構(gòu)成，采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)首先分別送入減法器中與參考零點相減，相減后的結(jié)果取絕對值后送入比較器進行比較，比較的結(jié)果作為選通信號選擇采樣數(shù)據(jù)和舊包絡(luò)數(shù)據(jù)中滿足條件的一個作為新的包絡(luò)數(shù)據(jù)。
全文摘要
本發(fā)明涉及一種基于雙口RAM(DPRAM)的數(shù)據(jù)包絡(luò)獲取方法，當(dāng)新的采樣數(shù)據(jù)到來時，新的采樣數(shù)據(jù)中第n個采樣點數(shù)據(jù)送入特征提取模塊輸入端，同時在RAM讀寫控制器的控制下，在雙口RAM中地址為n的存儲單元中讀出包絡(luò)數(shù)據(jù)送特征提取模塊輸入端，特征提取模塊輸出結(jié)果作為新的包絡(luò)數(shù)據(jù)存入雙口RAM中地址為n的存儲單元，完成第n個采樣點的數(shù)據(jù)包絡(luò)，重復(fù)這一過程，完成所有采樣點包絡(luò)，實現(xiàn)一次采樣數(shù)據(jù)包絡(luò)，對每次采樣的數(shù)據(jù)進行包絡(luò)處理，獲取其中的特征信息。通過改進現(xiàn)有的包絡(luò)獲取方法，使用一片雙口RAM(DPRAM)實現(xiàn)了數(shù)據(jù)包絡(luò)獲取，節(jié)約了存儲空間，簡化了控制邏輯，為數(shù)據(jù)包絡(luò)方法的硬件實現(xiàn)提供了便利。
文檔編號G06F13/16GK102231140SQ20111014969
公開日2011年11月2日 申請日期2011年6月7日 優(yōu)先權(quán)日2011年6月7日
發(fā)明者楊帆 申請人:上海電力學(xué)院