本公開涉及通信系統(tǒng)(諸如3gpp通信系統(tǒng))中的信號的發(fā)送和接收。具體地，本公開涉及用于這種發(fā)送和接收的方法和裝置。
背景技術(shù)：
1、第三代合作伙伴計(jì)劃(3gpp)以下一代蜂窩技術(shù)的技術(shù)規(guī)范工作，下一代蜂窩技術(shù)也被稱為包括“新無線電”(nr)無線電接入技術(shù)(rat)的第五代(5g)，其在高達(dá)100ghz的頻率范圍內(nèi)操作。nr是以長期演進(jìn)(lte)和lte高級(lte-a)為代表的技術(shù)的跟隨者。
2、對于像lte和nr的系統(tǒng)，進(jìn)一步的改進(jìn)和選項(xiàng)可以促進(jìn)通信系統(tǒng)以及與該系統(tǒng)有關(guān)的特定設(shè)備的高效操作。
技術(shù)實(shí)現(xiàn)思路
1、一個(gè)非限制性和示例性實(shí)施例有助于提高包括中繼節(jié)點(diǎn)的通信系統(tǒng)的效率。具體地，本公開可以提高通信系統(tǒng)的效率，其中中繼裝置(relay)支持(i)不同鏈路中的同時(shí)接收/發(fā)送，以及(ii)所述不同鏈路中的單獨(dú)接收/發(fā)送(即，在不同時(shí)間)。
2、在一個(gè)實(shí)施例中，這里公開的技術(shù)的特征在于一種裝置(例如，通信設(shè)備，特別是中繼裝備(relay?apparatus))。該裝置包括收發(fā)器和電路。收發(fā)器：(i)接收要中繼的信號并發(fā)送接收到的信號，(ii)發(fā)送或接收控制信號，以及(iii)接收中繼配置信令。電路(i)從中繼配置信令獲得多個(gè)中繼配置，其中，每個(gè)中繼配置要被應(yīng)用于由通信設(shè)備發(fā)送或接收的信號，以及(ii)確定在兩個(gè)或更多個(gè)中繼配置重疊的時(shí)間間隔內(nèi)，將兩個(gè)或更多個(gè)重疊的中繼配置中的中繼配置應(yīng)用于由通信設(shè)備發(fā)送或接收的信號，其中，電路確定在時(shí)間間隔內(nèi)應(yīng)用兩個(gè)或更多個(gè)重疊的中繼配置中具有最高優(yōu)先級的中繼配置。
3、應(yīng)當(dāng)注意，一般或特定實(shí)施例可以被實(shí)施為系統(tǒng)、方法、集成電路、計(jì)算機(jī)程序、存儲(chǔ)介質(zhì)或其任何選擇性組合。
4、從說明書和附圖中，所公開的實(shí)施例的其他益處和優(yōu)點(diǎn)將變得顯而易見。可以通過說明書和附圖的各種實(shí)施例和特征單獨(dú)獲得益處和/或優(yōu)點(diǎn)，不需要為了獲得一個(gè)或多個(gè)這樣的益處和/或優(yōu)點(diǎn)而提供所有這些實(shí)施例和特征。
1.一種通信設(shè)備，包括：
2.根據(jù)權(quán)利要求1所述的通信設(shè)備，其中，
3.根據(jù)權(quán)利要求1或2中任一項(xiàng)所述的通信設(shè)備，其中，
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的通信設(shè)備，其中，
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的通信設(shè)備，其中，
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的通信設(shè)備，其中，
7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的通信設(shè)備，其中，
8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的通信設(shè)備，其中，
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的通信設(shè)備，其中，
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的通信設(shè)備，其中，
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的通信設(shè)備，其中，所述通信設(shè)備支持預(yù)定數(shù)量的優(yōu)先級水平，并且其中，所述電路根據(jù)所述重疊的中繼配置的優(yōu)先級水平來確定所述兩個(gè)或更多個(gè)重疊的中繼配置中的每一個(gè)中繼配置的優(yōu)先級，
12.根據(jù)權(quán)利要求11所述的通信設(shè)備，其中，
13.一種調(diào)度設(shè)備，包括：
14.一種用于通信設(shè)備的方法，所述方法包括以下步驟：
15.一種用于調(diào)度設(shè)備的方法，所述方法包括以下步驟：
16.一種用于控制通信設(shè)備的過程的集成電路，所述過程包括：
17.一種用于控制調(diào)度設(shè)備的過程的集成電路，所述過程包括：